Genere
ND
Lingua
ND
PEGI
ND
Prezzo
ND
Data di uscita
ND

Celeron 1

Aggiungi alla collezione

Lati Positivi

  • 256 KB di cache 2L
  • Architettura a 0,13 micron
  • Ampio spazio di overclock

Lati Negativi

  • Necessità di scheda madre "compatibile"
  • FSB solo a 100 MHz invece che a 133 MHz

Hardware

Il Celeron da 1,2 GHz è stato provato su scheda madre Intel D815EFV con chipset i815E stepping B0 (aggiornato per supportare le nuove CPU con core Tualatin a 0,13 micron su Socket370). Questa scheda madre presenta un chip grafico integrato, che abbiamo utilizzato in certi batch di test e che abbiamo paragonato sia ai risultati ottenuti montando una Radeon 64 MB DDR sia installando la nuovissima Radeon 8500. Per le prove abbiamo utilizzato 256 MB di ottima memoria PC133 Cas Latency 2.0 di Corsair in due moduli da 128 MB, e l'hard disk IBM DPTA Ultra ATA 66 da 20 GB. Il sistema utilizzato è stato Windows XP versione finale, e i driver delle schede video aggiornati all'ultima versione ufficiale disponibile (3276 per la Radeon 64 MB DDR VIVO e 3286 per la Radeon 8500).
Recensione

Celeron 1,2 GHz

La CPU Intel per la fascia entry level si arricchisce di una nuova versione a 1,2 GHz realizzata a 0,13, con 256 KB di cache di secondo livello 8 way-associative, SSE, Front Side Bus a 100 MHz e package con heat spreader FCPGA2 su socket 370. Come dite? Sono le caratteristiche del core Tualatin? Proprio così...

di Antonino Tumeo, pubblicato il

CACHE: UNA BREVE LEZIONE

Cerchiamo di spiegare in maniera non troppo tecnica cosa vogliano dire l'utilizzo di cache 8-way set associative piuttosto che 4-way set associative. Prima di tutto è bene dire che una linea di cache può contenere esattamente una linea di memoria di sistema. Quando viene richiesto un accesso in memoria per caricare delle istruzioni o dei dati, la prima cosa che fa la CPU è controllare se l'informazione richiesta è presente nella cache. Se lo è, la carica direttamente dalla veloce cache, se non lo è invece viene generato un cache miss, si accede alla RAM di sistema, l'informazione viene letta della CPU e contemporaneamente la linea di memoria viene copiata nella linea di cache. Quello che distingue le cache è a tutti gli effetti il modo di ordinare le linee di cache ed eseguire la ricerca dei dati.
Prima però di passare a vedere cosa significhi avere una cache n-way associative (con n uguale a 4 o a 8), è bene far un breve excursus sulle cache a mappatura diretta. Quando si lavora con quest'ultimo tipo di cache , è come se ogni zona di memoria venisse divisa in tanti blocchi grossi quanto la cache stessa. Ciascuna linea di cache è identificata da un indirizzo di cache, e così lo è anche ciascuna linea di ciascun blocco in memoria, e c'è una corrispondenza diretta tra l'indirizzo della cache e l'ultima parte dell'indirizzo di memoria. I vari blocchi in memoria di sistema sono poi distinti tra loro dalla prima parte dell'indirizzo vero e proprio. Dunque, ad una linea di cache, se la memoria è molto più grande della cache stessa, corrispondono molte linee di memoria di blocchi differenti.
Facciamo un semplicissimo esempio. Immaginiamo 4 linee di memoria da 1 byte ciascuno, che hanno indirizzi 00, 01, 10, 11 (non si dimentichi che si ragiona in termini binari), e due linee di cache di 1 byte ciascuno, con indirizzi 0 e 1. Abbiamo tre blocchi di memoria (00-01, 10-11), nei quali gli indirizzi di memoria 00 e 10 sono in diretta corrispondenza con la linea di cache 0 e gli indirizzi 01 e 11 con la linea di cache 1.
Ora, non appena la CPU genera l'indirizzo di memoria dove andare a prendere il dato (prendiamo l'10 dell'esempio precedente), l'ultima parte va subito a individuare la linea di cache a cui sono mappate le rispettive linee dei blocchi di memoria (linea 0). A questo punto, si controlla una cella particolare della linea cache, definita tag. Se il tag corrisponde alla prima parte dell'indirizzo di memoria (contiene l'1), ed è attivato una altro particolare bit che conferma la validità dei dati della linea di cache stessa, allora vuol dire che il dato richiesto è presente in cache (si ha un cache hit) e le informazioni possono venire direttamente caricate da lì. Se invece il tag non corrisponde (contiene, sempre riferendosi al nostro banale esempio, uno 0, o il bit di validità non è attivo) si ha un cache miss, e la CPU deve accedere in memoria all'indirizzo specificato per leggere il dato. Nel frattempo il dato copiato nella linea di cache che corrisponde alla linea di memoria richiesta, e la prima parte del suo indirizzo viene messa nel campo tag.
Il metodo a mappatura diretta è molto efficace, perché una volta generato l'indirizzo la linea di cache è subito individuata e resta solo da determinare (con il tag per l'appunto) se il dato c'è o non c'è, senza il bisogno di fare ricerche per verificare la presenza effettiva della linea. Ma è anche un metodo molto scomodo, visto che ad ogni linea di cache competono molte linee di memoria: se il programma è molto frammentato (cioè distribuito su molti dei “blocchi” in cui abbiamo suddiviso la memoria), nella peggiore delle ipotesi (molti salti da un blocco all'altro) potremo ritrovarci sempre in cache miss ed obbligati ad aggiornare ogni volta le linee di cache.
Per sopperire a questo problema, sono state per l'appunto introdotte sulle CPU moderne le cache n-way set-associative. Con questa tipologia di cache, ad ogni indirizzo di cache competono n linee di memoria. Ciò vuol dire che n linee di cache vengono raggruppate sotto lo stesso, e ciascun gruppo può contenere linee di memoria da n blocchi diversi contemporaneamente. Riprendiamo il nostro esempio e definiamo una cache 2-way associative: all'indirizzo 0 abbiamo due linee di cache, all'indirizzo 1 altre due. Ora, ogni indirizzo di cache può contenere due linee diverse di memoria: all'indirizzo 0 possono starci le informazioni sia della linea 00 che 10, e lo stesso dicasi per l'indirizzo 1. A questo punto, una volta che la CPU genera l'indirizzo, supponiamo sempre 10, si andrà in cache all'indirizzo 0 e si comincerà a cercare tra le n linee che competono a quell'indirizzo quelle che hanno un tag che corrisponde a quello dell'indirizzo di memoria richiesto (1). Se non è nella prima linea, si passa alla seconda e così via. Se non c'è il dato viene letto come al solito in memoria e la linea di cache delle n di quell'indirizzo meno utilizzata viene aggiornata con un dato che, si presume, sarà richiesto più insistentemente.
Questo è esattamente il ragionamento che si deve fare con cache 4-way e 8-way associative: basta cambiare l'n con 4 o 8. Questa tecnica permette di mediare tra la velocità della cache a mappatura diretta (c'è solo un piccolo rallentamento dettato dalla ricerca tra le n linee), e la necessità di avere un buon hit rate tenendo conto di linee di memoria separate tra loro da più della grandezza della grandezza della cache stessa, non certo una cosa improbabile con i software attuali e con il sistema di paginazione della memoria così come gestito dagli attuali sistemi operativi.
Dopo tutto questo discorso, dovrebbe quindi appararire chiaro che il passaggio dalla cache 2L 4-way set associative del vecchio Celeron a quella 8-way del Celeron con core Tualatin significa dunque principalmente un plausibile aumento dell'hit rate, cioè dell'efficacia, della cache stessa, soprattutto nella gestione di dati che occupano sostanziose porzioni di memoria di sistema (file multimediali in primis…). Non si può certo quantificare in termini precisi che aumento prestazionale ciò comporti, e probabilmente se ci si fosse ritrovati con lo stesso quantitativo di cache del vecchio Celeron (128 KB), particolari vantaggi non ce ne sarebbero forse stati Considerato però il passaggio a 256 KB, il raddoppio dell'associatività (o meglio, l'adozione di quello che era lo standard utilizzato per il Pentium III e per il Pentium 4) di certo non può far male, soprattutto se si tiene conto del fatto che ormai avere mezzo giga di RAM, con i prezzi attuali delle memorie, sta diventando cosa sempre più comune e maggiore associatività come abbiamo visto significa poter gestire più flessibilmente zone di memoria molto lontane tra loro.

SSE, NUOVO PACKAGE E INTEGRATED HEAT SPREADER

Come si poteva immaginare, anche il nuovo core mantiene la compatibilità con le Streaming SIMD Extension, le 72 istruzioni SIMD (Single Input Multiple Data) che dovrebbero permettere un'elaborazione più rapida di su calcoli tipicamente utilizzati dai software multimediali (calcolo di interi e soprattutto di numeri in virgola mobile). Vista anche la scelta di AMD di adottare pienamente questo set di istruzioni nei nuovi Athlon XP e Duron con core Morgan, si è finalmente tornati a una standardizzazione completa dei set di istruzioni, cosa che senza dubbio potrà dare agli sviluppatori una spinta aggiuntiva ad utilizzare le SSE, poiché adesso non dovranno più temere di ottimizzare il loro prodotto solo per alcune CPU, o peggio ancora, di renderlo incompatibile con certe piattaforme.
Manca invece il supporto per le SSE2, il nuovo set più avanzato e nettamente più efficiente, introdotto nel Pentium 4, anche se non sarebbe stato del tutto illecito aspettarsi una sua inclusione nell'architettura cogliendo l'occasione della revisione del core. Forse per problemi di tipo architetturale, o più probabilmente per un più mero desiderio di marketing di differenziare ulteriormente le linee, si è comunque deciso di non farlo.
Il nuovo Celeron a 1,2 GHz si differenzia dai suoi predecessori anche "esternamente". Il package, pur utilizzando un formato sempre di tipo FC-PGA (Flip Chip Pin Grid Array) con materiali organici (a base cioè di carbonio) infatti, non mette più a nudo il core del processore (sul quale poi va appoggiato il dissipatore con relativa ventola), ma è coperto con una struttura di metallo che si estende quasi fino ai bordi del package, denominata Integrated Heat Spreader. La funzione di questa copertura è quella di proteggere il core della CPU da montaggi "poco ortodossi" di dissipatori che rischierebbero di romperlo danneggiando in maniera irreparabile il processore, e di aumentare la dissipazione di calore diffondendolo su una superficie più ampia rispetto a quella del solo core. Tale modifica ha indotto Intel ha ridenominare il formato da FC-PGA a FC-PGA2
Bisogna anche assolutamente precisare che la CPU, pur utilizzando sempre dal punto di vista "meccanico" il Socket 370, non può essere utilizzata su schede madri che non adottino particolari accorgimenti (cioè, non utilizzino chipset sviluppati appositamente per riconoscere e far funzionare le CPU con il nuovo core). Questo perché sono stati fatti, rispetto alle vecchie specifiche Socket 370, cambiamenti in tre importanti aree: ben 10 pin gestiscono aspetti diversi rispetto al vecchio core Coppermine, il protocollo di bus è passato dall'AGTL+ all'AGTL (Assisted Gunning Transceiver Logic), cosa che renderebbe tra l'altro impossibile l'adozione di adattori socket to socket, e i voltaggi operativi sono stati diminuiti sensibilmente (da 1,7V si è passati a 1,45V), aspetto che contribuisce in maniera significativa a ridurre ulteriormente il calore generato e la potenza consumata dalla CPU.
Questi cambiamenti forzano dunque all'adozione di schede madri con chipset aggiornati in grado di supportare la nuova CPU anche nel caso si possegga già una vecchia motherboard socket 370. I chipset che sono stati modificati per supportare questo nuovo formato sono solo 2: l'815 (Solano) di casa Intel, con il cosiddetto B-Stepping, e i Via Apollo PRO133 e Apollo PRO266, che nelle nuove versioni per indicare la compatibilità con il core Tualatin presentano adesso alla fine della sigla una T (Apollo PRO133T e Apollo PRO266T).

Voto None stelle su 5
Voto dei lettori
Il Celeron 1,2 GHz ha le carte in regola per risollevare la linea entry level di CPU Intel e renderla ancora appetibile per qualsiasi genere di utente. Prima limitata, in qualche modo, dalla presenza del Pentium III, questa linea può adesso incorporare molte delle caratteristiche elaborate per il suo fratello maggiore e cominciare a porre seriamente la sfida alle CPU dedicate allo stesso segmento di AMD, i Duron. L'adozione del core Tualatin, infatti, oltre a creare spazio per la crescita di frequenza grazie alla tecnologia costruttiva a 0,13 micron (e con questa prima versione a 1,2 GHz a fornire anche un discreto potenziale di overclock), porta la cache a 256 KB 8-way set associative prima peculiarità esclusiva dell'ex-fratello maggiore che fornisce un discreto boost prestazionale. C'è qualche controindicazione: l'adozione del nuovo core, pur mantenendo la compatibilità meccanica con il Socket370, comporta l'utilizzo di una scheda madre con chipset aggiornato in grado di supportarlo, cosa che gli impedisce di diventare un'ideale soluzione di upgrade. Inoltre, il rapporto prezzo prestazioni è forse meno bilanciato rispetto all'equivalente AMD: pur avendo un prezzo leggermente superiore, l'utilizzo di un Front Side Bus a 100 MHz limita un po' il potenziale della CPU, e gli impedisce di avvicinare le prestazioni anche di un Duron con core Morgan a 1,1 GHz. La situazione, comunque, migliorerà con l'introduzione a breve di versioni in grado di sfruttare l'FSB a 133 MHz. In definitiva, abbiamo tutto sommato una buona CPU, adatta all'assemblaggio di sistemi economici (sia con grafica integrata, che, ancor meglio, con scheda grafica esterna di buon livello) che arricchisce le alternative e rende ancora più concorrenziale una fascia entry level con prodotti sempre più potenti ma non eccessivamente costosi, e ormai in grado do poter soddisfare egregiamente anche le richieste di giocatori su PC accaniti.