Genere
ND
Lingua
ND
PEGI
ND
Prezzo
ND
Data di uscita
ND

nVidia nForce Platform Processing Architecture

Anteprima

nVidia nForce Platform Processing Architecture - Prima Parte

nVidia parte all'assalto del mercato dei chipset per schede madri con un prodotto nato direttamente dal lavoro compiuto su Xbox che sembra portare un'interessante serie di novità in questo effervescente ambito. Riuscirà il gigante degli acceleratori grafici a diventare un protagonista importante anche in questo nuovo mercato?

di Antonino Tumeo, pubblicato il

Da sottolineare il fatto che per sfruttare appieno questo controller è comunque necessario montare almeno due moduli DIMM (anche se non è impedito l'utilizzo di un singolo modulo), poiché naturalmente il bus dati di un solo modulo è a 64 bit e non sarebbe possibile eseguire accessi a 128 bit. Non è comunque obbligatorio montare moduli delle stesse dimensioni negli slot, e curiosamente la prima ondata di schede madri offrirà tre slot (il primo gestito da un controller, e gli altri due dall'altro), con possibilità di gestire fino a 1,5 GB di memoria (512 MB per modulo).
Attenzione però: saranno disponibili due versioni diverse di IGP, una con TwinBank Memory Architecture (IGP-128, che sarà presente nei chipset siglati nForce 420) e una, naturalmente più economica, con un normale bus a 64 bit (IGP-64, in nForce 220).
Una nota tecnica finale sul controller della memoria riguarda la cosiddetta "Memory Arbitration", cioè il sistema di gestione delle richieste del bus dati di memoria da parte delle varie periferiche (bus IDE, USB, porta ethernet, ecc.), rinominato "Single Step Memory Arbitration" e strutturato in maniera tale da trarre vantaggio dal crossbar memory controller per gestire richieste concorrenti da parte di più periferiche.

DYNAMIC ADAPTIVE SPECULATIVE PREPROCESSOR

Secondo in ordine di importanza per quanto riguarda il miglioramento "prestazionale" promesso dall'nForce Platform Processing Architecture è il "mistico" DASP (Dynamic Adaptive Speculative Preprocessor). Come ben sappiamo, le CPU superscalari odierne, lavorando a frequenze di clock ormai nettamente superiori al GHz, pur acquistando via via sempre maggiore velocità, rischiano paradossalmente di non sfruttare il loro pieno potenziale perché diventa difficile tenerle "impegnate" con codice da elaborare e operazioni da svolgere (ossia, è facile che la pipeline vada in stallo), in quanto diventano sempre più significativi i tempi di latenza della memoria di sistema da cui devono essere caricati i dati. Neanche le cache di primo e secondo livello, nate proprio per questi motivi, permettono di superare pienamente il problema.
nVidia, dunque, ha pensato, nel tentativo di ottimizzare questa situazione, di introdurre questo DASP, un agente "intelligente" dotato di una cache che esamina le richieste della CPU ed analizza eventuali salti condizionali del codice in memoria di sistema, in modo da caricare nella sua memoria quelle porzioni di codice macchina che il microprocessore dovrebbe richiedere nei successivi accessi in RAM. In questa maniera, i dati richiesti sono passati velocemente da questa sorta di cache di terzo livello alla CPU piuttosto che essere caricati dalla più lenta RAM, con riduzioni dei tempi di latenza nell'ordine del 40-60% per il codice in cache. Il DASP è ottimizzato per sfruttare al meglio la banda di memoria disponibile e sfrutta una tecnologia di predizione (in attesa di essere brevettata) che può tracciare più richieste di flussi di dati indipendenti e seleziona le linee da mettere in cache tramite un processo proprietario. Il design è tale da permettere al sistema di "auto-escludersi" quando entra in gioco codice non-speculativo (sul quale, cioè, non è possibile eseguire alcuna predizione), per dare i minimi tempi di latenza possibili nel caricamento dei dati.
Se vogliamo, il DASP svolge una funzione molto simile all'hardware prefetcher integrato nella revisione Palomino dell'Athlon (ossia negli Athlon XP), e a dirla tutta, sembra che il vantaggio prestazionale fornito con quest'ultima architettura, non sia, pur rimanendo presente, della stessa entità di quello ottenibile con il "vecchio" Thunderbird.

HYPERTRANSPORT

HyperTransport è una tecnologia di interconnessione sviluppata da AMD che serve a realizzare bus ad alta velocità tra chip, e che viene sfruttata da nVidia per collegare le due componenti del chipset, northbridge e southbride, ossia (nella denominazione datagli dalla "spirale verde") IGP e MCP. Fino all'anno scorso, la connessione tra questi due chip era realizzata da tutti i produttori di chipset sfruttando il classico bus PCI in grado di fornire una banda massima, "condivisa" con quella di tutte le schede montate sugli slot PCI, di 133 MB/s. Accorgendosi che con southbridge che andavano integrando sempre più funzioni (controller EIDE con i nuovi standard Ultra-ATA 66 e 100, unità Audio, schede di rete, porte USB), 133 MB/s erano assolutamente insufficienti, sia VIA, con il suo V-Link, sia Intel, con la Intel Hub Architecture, hanno pensato di introdurre nei loro chipset un nuovo bus dedicato in grado di fornire una banda massima di 266 MB/s. nVidia, invece di sviluppare un bus proprio, ha saggiamente deciso di optare per il protocollo HyperTransport su cui AMD aveva già da alcuni mesi cominciato a cercare di fondare un gruppo di lavoro, e che sembra particolarmente adatto a questo tipo d'uso (la connessione punto a punto di due chip).
HyperTransport è, in sostanza, un elegante ed efficace bus asincrono di tipo seriale a due porte, in grado di connettere due chip come lo possono essere north e southbridge nel caso di nForce, o due northbridge nel caso di sistemi multiprocessore. Le due porte, una utilizzata per il traffico entrante ed una per quella uscente, possono essere di larghezza variabile da 2 a 32 bit. Nell'implementazione di nForce viene utilizzato un bus di ampiezza di 8 bit per porta, con frequenza di 200 MHz (double Pumped, cioè ciascuna connessione è in grado di trasferire 2 bit per ciclo di clock, e dunque con transfer rate equivalente ad un bus di 400 MHz). Ciò dà un totale di 400 MB/s di banda per ogni direzione (8 bit, cioè 1 byte * 400 MHz=400 MB/s), 800 MB/s in totale tra northbridge e southbridge.
Una quantità certamente più adatta a soddisfare le richieste di un chipset avanzato come l'nForce, che oltre ad un IGP estremamente innovativo, presenta un southbridge veramente ricco di funzionalità multimediali, prima tra tutte la potentissima sezione audio (derivata direttamente dal lavoro fatto su Xbox).

TIRIAMO LE PRIME SOMME

Nella prima parte di questa anteprima tecnologica abbiamo potuto dare uno sguardo piuttosto approfondito all'Integrated Graphic Processor (IGP), ossia al northbridge, di nForce, che con la sua GPU GeForce 2 MX integrata, il supporto della Twinbank Memory Architecture, il Dynamic Adaptive Speculative Preprocessor, e il bus di connessione con il southbridge Hypertransport, presenta già un numero considerevole di novità rispetto agli attuali northbridge disponibili sul mercato. Novità importanti, che rendono la piattaforma interessante sia per il giocatore (che può adesso finalmente sfruttare con buone soddisfazioni anche la grafica integrata), sia per l'utente più avanzato che cerca la massima prestazione (con il DASP, Hypertransport e la stessa Twinbank Memory Architecture). Ma il chipset non esaurisce qui tutte le sue novità, e ne ha ancora molte, forse ancora più interessanti, nel southbridge, il cosiddetto Media and Communications Processor (MCP), che analizzeremo nella seconda puntata di questo articolo. Restate con noi!